

2019. 7.18

電子計算機工学

Ibaraki Univ. Dept of Electrical & Electronic Eng.

Keiichi MIYAJIMA

今後の予定

7月18日 メモリアーキテクチャ1

7月22日 メモリアーキテクチャ2

7月29日 まとめと、期末テストについて

8月5日 期末試験

メモリアーキテクチャ

-メモリ装置とメモリアーキテクチャ-

メモリアーキテクチャ

メモリ装置とは？


①メモリのアーキテクチャ

→ 各種メモリ・階層構造

②メモリアーキテクチャの目的


→ 効果的な使用

→ プログラムの効率的実行



メモリの構成

メモリセルをたくさん並べることにより構成されている。



セル

それぞれに1ビットの情報が入る

メモリセルマトリックス

メモリのアドレス

メモリにはアドレスが割り振られている

アドレス(2進数)

0 (0000)

1 (0001)

2 (0010)

3 (0011)

4 (0100)

●


●

1バイト(8ビット)

■

■

メモリの内部構造




アドレス情報はデコーダにより
2次元のセルに対応される


メモリの種類

ICメモリを機能的に分類する

大きく分けるとROMとRAMに分けられる



ROM



ROM (read only memory)

電源を切ってもデータは消えない(不揮発性)

電源を入れて最初に実行するプログラムなど、消えては困る情報を格納する。


その他、ゲームなど

ROMはMASK-ROMとPROM(programmable ROM)とに分けられる


メモリの種類

ICメモリを機能的に分類する

大きく分けるとROMとRAMに分けられる



MASK-ROM



MASK-ROM


IC内部の配線によってデータを記憶

- 内容の後からの変更は不可能
- 内容の変更はICそのものの作り直しとなるため、大変な作業と莫大な費用がかかる。
- 内容の変更がなく大量生産する場合は、量産効果により単価が一番安くなる。
- 安定性に優れている。


メモリの種類

ICメモリを機能的に分類する

大きく分けるとROMとRAMに分けられる



PROM



PROM (programmable ROM)

ユーザが後からデータを書き込むことができるROM

PROMは大きく分けて

OTPROM (one time PROM)

- 1回のみ書き込みが行える

EPROM (erasable PROM)

- 何度も書き込みが行える


- さらにUV-EPPROM, EEPROM, フラッシュメモリに分けられる

とに分けられる


メモリの種類

ICメモリを機能的に分類する

大きく分けるとROMとRAMに分けられる



UV-EPROM




UV-EPROM (ultra violet EPROM)

記憶内容の消去に紫外線を用いる

紫外線消去型EPROM



EEPROM




EEPROM (electrically EPROM)

電源電圧より高い電圧をかけることにより、電氣的にデータを消去でき、基盤に実装したままデータを消去して書き換えが可能

1ビットだけ書き換えるで行ったような、細かい操作は出ない。全てのビットをいったん消去して書き換えなければならない。

フラッシュメモリ



フラッシュメモリ

EEPROMの欠点を改良したメモリ


ブロック単位での消去／書き込みが可能

デジタルカメラやゲーム機のメモリカード、PC等に使われるメモリスティックなど現在幅広く使われている。


メモリの種類

ICメモリを機能的に分類する

大きく分けるとROMとRAMに分けられる



RAM




RAM (random access memory)

任意に読み書きできる

電源を切るとデータは消える(揮発性)

RAMはSRAMとDRAMとに分けられる

SRAM




SRAM (static RAM)

フリップフロップ回路によって構成

- 電源さえ供給されていれば記憶内容を保持することが可能
- 読み書きの速度が高速
- 1メモリセルあたりの回路が複雑であるため、大容量化が難しく、コスト高

キャッシュメモリなど、コストより速度を重視する分野に使用される。

DRAM



DRAM (dynamic RAM)


コンデンサによって構成

- コンデンサなので記憶内容の保持に頻繁なリフレッシュが必要
- リフレッシュ中はデータの読み書きができないので動作速度がSRAMより遅くなる
- 1メモリセルあたりの回路が簡単であるため、大容量化が容易、コスト安


コンピュータの主記憶装置として使われる

DRAMとSRAM


DRAMの構造




SRAMの構造



DRAMのアクセス時間とサイクル



DRAM



DRAM (dynamic RAM)

コンデンサによって構成

- コンデンサなので記憶内容の保持に頻繁なリフレッシュが必要
- リフレッシュ中はデータの読み書きができないので動作速度がSRAMより遅くなる
- 1メモリセルあたりの回路が簡単であるため、大容量化が容易、コスト安

コンピュータの主記憶装置として使われる

このDRAMにもアクセス高速化のためいくつかの種類がある

メモリの並列動作


インタリーブ:

メモリをバンクと呼ばれる単位に分割して、それぞれ独立してアクセスできるようにする

バンクA



バンクB




見かけ上の
アクセス




時間

見かけ上のアクセス時間を半分にできる

メモリアンターリーブの構成



DRAMの高速化



CPUの高速化←クロック速度の上昇→メモリアクセス
速度向上の必要性

- SRAM: アクセスタイム2~25ns、1万円~2万円/1メガバイト
 - DRAM: アクセスタイム60~120ns、200円~500円/1メガバイト
 - ハードディスク: アクセスタイム 10^7 ns、10円~20円/1メガバイト
- (1998年頃)

(元データは古いが、アクセスタイムとコストの関係は今も変わっていない)

SDRAMとDDRDRAM

DDR SDRAM (Double Data Rate SDRAM)

SDRAM (Synchronous DRAM) に代わって、パソコン用のメモリの主流の地位を占めるようになったのが、DDR SDRAM

SDRAM... クロック信号の立ち上がりを使ってデータの転送を行う (立ち上がりのみに同期)

DDR SDRAM... クロック信号の立ち上がりと、立ち下りの両方を使ってデータを転送を行う (立ち上がりと立ち下りに同期)


この結果、DDR SDRAMは、1クロックで2回のデータ転送を行えるようになり、SDRAMと比べて、理論的には最大2倍のデータ転送速度が得られる。

SDRAM

SDRAM


クロック信号の立ち上がりにもみ同期

クロック信号 (66~133MHz)




DDR RAM

DDR SDRAM




DDR RAMの形状

DDR RAMは、Athlon、Duron用の主メモリであり、Coreシリーズ用のマザーボードの大半も、このタイプのメモリを使用します。



現在の主流はDDR4と呼ばれるタイプで、そのデータ転送速度は34.1GB/sec(バスクロック2132MHzのモード)。


DDR SDRAMの形状



RD RAM

Ramubus社が開発した、高速メモリチップの名称。


SDRAMの網目構造と違って、メモリチップが直列に並んでいるのが大きな特徴。現在は、データの転送方式を改良したDirect RDRAMが登場しており、パソコン向けのメインメモリやグラフィックスカードのビデオメモリとして採用




184ピンのPC800 Direct RDRAM RIMM。
高性能だが、対応チップセットは限られる。

RDRAMのメモリモジュールの形状は、RIMM (Rambus In-line Memory Module) と呼ばれ、184個のピン(端子)がある。

RDRAMの形状



メモリの階層構造




次世代のメモリ


QRSL (Quad Rambus Signaling Level)

クロック数を上げるために1クロックあたり4値の低振幅信号を使うことで高速なデータ転送速度を実現した。

従来の2値信号




QRSLによる4値信号*



*実際のQRSLは、参照電圧1.8Vの負論理で00が1.8V、01が1.53V、10が1.27V、11が1.0Vと定義されている

次世代のメモリ

次世代の不揮発メモリ




次世代のメモリ



FeRAM (Ferroelectric RAM) (強誘電体)

読み出し

電流が流れない⇒0



電流が流れる⇒1



書き込み



プレート線に電圧をかける⇒0

ビット線に電圧をかける⇒1

次世代のメモリ


Magnetic RAM

読み出し




次世代のメモリ

次世代の不揮発メモリ



次世代のメモリ

OUM (Ovonic Unified Memory)
オブシンスキー効果



各種メモリの比較表

	DRAM	SRAM	フラッシュメモリ	FeRAM	MRAM	OUM
揮発・不揮発	揮発性	揮発性	不揮発性	不揮発性	不揮発性	不揮発性
読み書き可能回数 (読み/書き)	無限回/無限回	無限回/無限回	無限回/10 ⁶ 回	10 ¹⁶ 回/ 10 ¹⁶ 回	無限回/10 ¹⁶ 回	無限回/10 ¹² 回
読み書き速度 (読み/書き/消去)	50ns/50ns/ 50ns	8ns/8ns/8ns	60ns/1 μ s/ 1~100ms	80ns/80ns/ 80ns	30ns/30ns/ 30ns	20ns/10ns/ 50ns
読み書きに必要な 消費電力	中程度	中程度	大きい	中程度	中程度	小さい
CMOSロジック との混載	困難	適している	可能だが 高電圧が必要	可能だが 高電圧が必要	理論上は可能	適している
多値記憶	不可能	不可能	可能	現時点では不可能	現時点では不可能	可能
メモリセルのサイズ	6~12F ²	50~80F ²	7~11F ²	80~100F ²	8F ²	5~8F ²

※メモリセルサイズの数字に付記されているFは、製造プロセスルールを表す。つまり、F²は縦横が製造プロセスルールである正方形の面積を表している。

補助記憶装置

- ・ハードディスク
- ・半導体ディスク
- ・ディスクキャッシュ
- ・光磁気ディスク(Magneto Optical disk)
- ・光ディスク
- ・磁気テープ
- ・ディスクアレイ
- ・フロッピーディスク
- ・フラッシュメモリ
- ・ネットワークファイル装置

これらの装置については説明不要だと思うので説明しない。

本日のまとめ

メモリアーキテクチャ1

-メモリ装置とメモリアーキテクチャ-

1. メモリの構成
2. メモリの種類
3. メモリ的高速化手法
4. メモリの階層構造
5. 次世代のメモリ

本日の課題

1. 次の4つの記憶装置をアクセス時間の短い順に並べ替えよ。(基本 改)

ア. CPUの2次キャッシュメモリ

イ. CPUのレジスタ

ウ. ハードディスク(磁気ディスク)

エ. 主記憶(メインメモリ)

2. SRAMとDRAMについてその特徴と用途の違いを記述せよ。(基本 改)

3. メモリインターリーブについて記述せよ(基本 改)